的耗尽电容引起的，它包括沟道－主体电容（假设晶体管导通）。它的值由下式表示： " C = A ＋A C sb （ s ch ） js 其中，A 是源极结的面积，A 是沟道的面积（即WL），C 是源极结的耗尽电容，表 s ch js 示为 63 …………………………………………………………Page 512…………………………………………………………… C j 0 C = js V 1＋ SB Φ 0 注意，有效源极的总面积包括结的原始面积（不包括沟道）加上沟道的有效面积。 漏极的耗尽电容极小，因为它不包括沟道面积。这里有 " C = A C db d jd 其中 C j 0 C = jd V DB 1＋ Φ 0 Ad 是源极结的面积。 电容C ，有时称为米勒电容，它在晶体管用于大电压增益电路中时非常重要。C 最 gd gd 初是由于栅极和漏极和边缘电容相重叠引起的，它的值见下式： C ≈WL C gd ov ox 其中，LOV 也是由经验取得。 漏极和源极的侧壁电容，Cs …sw 和 Cd …sw 在集成电路中通常也很重要。这些电容可以很 大，因为在被称为场植入管的较厚的场氧化物的下面有一些杂质较多的p ＋ 区。这些区域 存在的主要原因是要保证晶体管中没有漏电流。因为侧壁电容掺杂了较多杂质而且位于多 杂质的源极和漏极结旁边，所以它们可以形成较大的附加电容，在决定 Csb 和 Cdb 时必须加 以考虑。在元件尺寸不断缩小的现代技术中，侧壁电容便显得特别重要。对于源极，侧壁 电容可由下式求出： C =PC s …sw s j …sw 其中，P 为源极结的周长，不包括与沟道相邻的一边，且 s C j …sw 0 C = j …sw V SB 1＋ Φ 0 64 …………………………………………………………Page 513…………………………………………………………… 应该注意的是，OV偏置电压下每单位长度的侧壁电容 C 由于场植入管杂质量大而 j …sw 0 可以非常大。 对于漏极的侧壁电容 Cd …sw ，情况类似 C =P C d …sw d j …sw 其中，P 为不包括与栅极相邻部分边的周长。 d 最后，源体－主体电容 Csb 由下式表示： " C =C ＋C sb sb s…sw 漏体－主体电容 Cdb 由下式表示 " C =C ＋C db db d …sw 例 一 个 NMOS 管 模 型 化 后 具 有 以 下 参 数 ： Cj =2。4 ×10…4 pF /（um）2 ， …4 …3 2 Cj …sw =2。0 ×10 pF / um ， Cox =1。9×10 pF /（um） ， C =C =2。0 ×10…4 pF / um 。晶体管W=100um；L=2um，求电容 、 、C 和 C 。 C C gs …0V gd …0V gs gd db sb 假设源极和漏极结延伸出栅极 4um，使得源极和漏极面积为 As =Ad =400（um）2 ，两者的 周长都为P =P =108um 。 s d 解：各个电容计算如下： 2 C WLC C W pF = ＋ × =0。27 gs ox gs …0v 3 Cgd =Cgd …0v ×W =0。02 pF C =C （ A ＋WL） ＋ C ×P =0。17 pF sb j s （ j …sw s ） C =（C A ） ＋ C ×P =0。12 pF db j d （ j …sw d ） 注意：源极－主体和漏极－主体电容要比栅极－源极电容更有意义。所以，对于高速 65 …………………………………………………………Page 514…………………………………………………………… 电路，保持漏极和源极结的面积和周长尽可能小（可以通过晶体管之间共用结做到）是非 常重要的。 9．1．3 SPICE 小信号模型参数 饱和区和线性区电容计算： 66 …………………………………………………………Page 515…………………………………………………………… 版图如下： SPICE模型： 67 …………………………………………………………Page 516…………………………………………………………… 电路频率特性分析用LEVEL3SPICE模型参数： 。MODEL nmos NMOS LEVEL=3， TO