《电子电路大全(PDF格式)》第231章

引脚2　：BUSMODE　，总线模式选择。
引脚3　：LF　，回路滤波器和VCO　控制电压
引脚4　：ASK/FSK　，FSK/ASK　模式转换输入。
引脚5：RX/TX　，RX/TX　模式转换输入、输出。
引脚6　：LNI　，射频输入到差动低噪声放大器LNA　。
引脚7　：LNIx　，射频输入到差动低噪声放大器LNA　。
引脚8：GND1，LNA　和功率放大器驱动器级地。
引脚9　：GNDPA，功率放大器输出级地。
…………………………………………………………Page　867……………………………………………………………
·196　· 射频集成电路芯片原理与应用电路设计
图3。4。1 TDA5250　引脚封装形式
引脚10：PA；功率放大器输出级。
引脚11：VCC1　，PA　和LNA 电源。
引脚12：PND　，负的峰值检波器输出。
引脚13：PDP　，负的峰值检波器输出。
引脚14：SLC，数据限幅器限幅电平。
引脚15：VDD　，数字部分电源。
引脚16：BUSDATA　，总线数据/输入输出。
引脚17：BUSCLK　，总线时钟输入。
引脚18：VSS　，数字部分地。见第8　脚。
引脚19：XOUT　，晶体振荡器输出，也能够作为外部基准频率输入。
引脚20　：XSWF　，FSK　调制开关。
引脚21　：XIN　，见引脚20　。
引脚22　：XSWA　，ASK　调制/FSK　中心频率。
引脚23　：XGND　，见引脚22　，晶体振荡器地。
引脚24　：EN　，3　线使能输入。
引脚25　：RESET　，整个系统复位（到默认值），低电平有效。
引脚26　：CLKDIV，时钟输出。
…………………………………………………………Page　868……………………………………………………………
第3　章 射频收发器芯片原理与应用电路设计 ·197　·　
引脚27　：PWDDD　，低功耗控制输入（高电平有效），数据检测输出（低电平有效）。
引脚28　：DATA　，发射数据输入，接收数据输出（接收低功耗模式，引脚端28　接地）。
引脚29　：RSSI　，RSSI　输出。
引脚30　：GND，见引脚8，模拟地。
引脚31　：CQ2x，外接电容端，Q　通道，2　级。
引脚32　：CQ2，Q　通道，2　级。
引脚33　：CI2x，I　通道，2　级。
引脚34　：CI2，I　通道，2　级。
引脚35　：CQ1x，Q　通道，1　级。
引脚36　：CQ1，Q　通道，1　级。
引脚37　：CI1x，I　通道，1　级。
引脚38　：CI1，I　通道，1　级。
3。4。4 内部结构与工作原理
TDA5250 内部结构如图3。4。2　所示。TDA5250 内部包含有3　部分电路：控制逻辑部分、　
发射电路部分和接收电路部分。具体有控制接口、基准电源、ADC　、数据限幅器、数据滤波　
器、I/Q　正交相关器、PLL　回路、混频器、LNA　、功率放大器等电路。
功率放大器PA　是工作在受控C　模式，能够工作在低的和高的功率放大模式。使用相同　
的匹配网络，在高功率模式，发射功率大约是＋13dBm （电源电压5V，天线50Ohm；在2。1V 电　
源电压时为＋4dBm　）。在低功率模式，发射功率大约是…7dBm （电源电压5V，天线50Ohm；在　
2。1V 电源电压时为…32dBm　）。
发射功率通过CONFIG　寄存器的D0　位控制，如表3。4。2　所示。默认的输出功率模式是高　
功率模式。
表3。4。2 发射功率通过CONFIG　寄存器的D0　位控制
位 功能 描述 默认值
DO PA_PWR 0=低发射功率；　1=高发射功率 1
在　ASK 调制模式，功率放大器由发射的基带数据控制完全导通或者关断，100％ OOK　
方式。
低噪声放大器（LNA　）是共发…共基放大器，电压增益为　15～20dB，对称输入。通过逻　
辑控制可以减少到0dB　。表3。4。3　描述了LNA　受D4　控制的情况。
表3。4。3 LNA　增益通过CONFIG　寄存器的D4　位控制
位 功能 描述 默认值
D4 LNA_GAIN 0=低增益；　1=高增益 1
…………………………………………………………Page　869……………………………………………………………
·198　· 射频集成电路芯片原理与应用电路设计
…………………………………………………………Page　870……………………………………………………………
第3　章 射频收发器芯片原理与应用电路设计 ·199　·　
第1级下变换器：双平衡混频器输入频率范围为868　MHz～870　MHz，转换为中频290MHz　。　
本机振荡器频率由　PLL 合成器产生。PLL 合成器完全集成在芯片上。在接收模式，本振工作　
频率是1157MHz，中频IF　为290MHz　。混频器后接截止频率为350MHz　的低通滤波器。
第2　级下变换器：低通滤波器输出到I/Q　混频器，I/Q　混频器转换289MHz IF　信号到零　
中频。两个混频器的驱动信号由本机振荡器信号除4　后产生，等于IF　频率。
PLL　合成器由两个VCO （发射和接收VCO　）、4　分频器、鉴相器、回路滤波器等组成，　
完全集成在芯片上。VCO　包含螺旋电感和变容二极管。发射VCO 的中心频率是868MHz，　
接收VCO　的中心频率是1　156　MHz。在接收模式，本机振荡器频率与接收器的射频RF　频率　
f　RF　和IF　频率f　IF　相关，加到I/Q　混频器的频率由下式决定：
f　osc =4　/　3f　RF　=4f　lF
标准的晶体振荡器频率是18。083MHz。分频率由引脚端RX/TX　和CONFIG　寄存器的D10　
位控制。
I/Q　滤波器：I/Q　IF　到0　IF　HPQ　跟随6　阶基带低通滤波器，用于RF　通道滤波。滤波器的　
带宽由滤波器寄存器的数值设置，能够在50kHz～350kHz　按50kHz　进行调节，调节通过LPF　
寄存器的D1～D3　设置完成。I/Q　滤波器结构如图3。4。3　所示。
图3。4。3 I/Q　滤波器结构
I/Q　限幅器是DC　耦合的多级放大器，增益为80dB，频率范围为　100Hz～350kHz　。RSSI　
包含在两个限幅器中，RSSI　产生与接收信号电平成比例的DC 电压。I　通道和Q　通道的RSSI　
信号合成为总的RSSI　信号。
FSK　解调器：I/Q　限幅器的输出差动信号馈送到正交相关器电路解调FSK　信号。解调器　
增益2。4mV/kHz　。最大频偏为±300kHz　。解调出的信号加到ASK/FSK　模式开关，连接到数据　
滤波器的输入。开关能够由ASK/FSK　引脚端和在CONFIG　寄存器中的D11　位控制。
2　级数据滤波器是Sallen…Key　结构（见图3。4。4　），完全集成在芯片上。带宽能够通过LPF　
寄存器的D4～D7　位，在5kHz～102kHz　之间调节。
图3。4。4 数据滤波器?