《电子电路大全(PDF格式)》第142章

图形的形式将验证结果返标在版图上。通过这种交互式的方式，用户可以非常方便快捷的　
定位版图设计中的错误，从而达到随时根据验证结果对版图进行修改，迅速消除版图设计　
中的错误。
在这部分…。
我们将故意在版图中设置一些不满足规则的地方，然后运行　Zeni DRC 设计规则检查　
工具去查找、显示和管理版图中出现的错误。
18。1。1　运行九天设计环境
Step　1： cd　WORK…DIR
Step　2： dm　&
ZDMW　设计环境将出现。
18。1。2　打开设计
我们将使用您刚才创建的反相器的版图。
Step　3： 在　ZDMW 设计环境中，从左到右，依次鼠标左击：
INV1
inv
layout　（双击打开版图单元）
反相器的版图单元打开如下：
195
…………………………………………………………Page　644……………………………………………………………
18。1。3　从用户界面运行　DRC　设计规则检查
Step　4： 左击菜单　Options…》Generic 命令，修改 Verify…》Working Path 为 “/tmp” 或用
“Browse” 去设置为您所要的路径。 如下图。
Step　5： 保存并确认　Options　form　页面。
Step　6： 鼠标左击Verify…》Layout　Verification　，版图验证对话框将出现。
196
…………………………………………………………Page　645……………………………………………………………
Step　7： 在“Tool”栏中选择“Zeni　Veri”并按下。
Step　8： 用 “Zeni…install…path/demo/tutorial/INV_demo/inv。drc”填充命令区域
Zeni…install…path　是九天 Zeni 的安装路径。
Step　9： 还可通过“Browse”按钮在文件选择对话框中选中命令文件，还能点击“Edit” 按钮　
去修改指定的命令文件。
Step　10： 证实你的版图验证 “Layout　Verification” 对话框如下。
Step　11： 点击 “OK” 去开始DRC　设计规则检查。　“Background”模式用户可以在进行版图验　
证的同时进行版图编辑和修改，如果选择前台的方式进行版图验证，用户将暂时不能对版　
图进行编辑，只有在版图验证完成以后，用户才能对版图进行编辑。 如果用户选择了“Load
Report　Automatically”选项，在版图验证工具完成以后　Zeni4　版图编辑器将自动读入验证的　
结果并在版图上显示；如果没有选择此选项，则需要调用选择“Verify－》Load　Report” 菜单　
读入数据文件。
Step　12： 运行结果窗口 “Zterm…ldc” 显示如下。
197
…………………………………………………………Page　646……………………………………………………………
Step　13： 关闭 Zterm　窗口。
18。1。4　测试并查看　DRC　错误
Step　14： 如果没有选择“Load Report Automatically”选项，则需要调用选择“Verify…》Load
Report” 菜单读入数据文件。注意　DRC　结果文件 “inv。rpt”保存在你定义的工作路径下。在　
本例中保存在 “/tmp”文件夹中确认文件类型 “File　Type”是　Zeni　Veri　后，点击 “OK” 去装　
载　DRC　错误。
198
…………………………………………………………Page　647……………………………………………………………
Step　15： 鼠标左击菜单Tools…》Browse　Marker，窗口将显示出来。
Step　16： 窗口被分成两部分。 左半部分列出了　Zeni4　系统支持的验证工具，其它如　Dracula　，
Calibre　和 Hercules。 右半部分列出了　DRC　结果。 本例中只有一个 DRC 错误。
Step　17： 最好将你的“Browse Marker”窗口移到屏幕的右底部以便你能重叠的看到你的版　
图单元。　
Step　18： 鼠标左击DRC　错误“EXT　MET1　LT　0。50　OUTPUT　err9　01”　，相关的　DRC　错误以白　
色标记的形式显示在你的版图编辑窗口中，如下图。
Step　19： DRC　错误显示“met1。dwg”层的外部空间应该不小于　0。50　微米。 你的版图中这个空　
间是　0。4 微米，因此你需要移动“mpoly”和“m1m2”单元去扩大这个空间。
Step　20： 向左移动“mpoly” 和“m1m2”单元 0。1 微米。 两层“met1。dwg”　的空间距离显示如　
下。
199
…………………………………………………………Page　648……………………………………………………………
Step　21： 保存修改后的版图，再运行　DRC　检查，错误消失。
在这部分，我们学会怎么使用 Zeni　DRC　工具去完成　DRC 检查，显示和改正　DRC　检　
查出的版图的错误。
200
…………………………………………………………Page　649……………………………………………………………
18。2　Layout　LVS　版图原理图对照
版图原理图对照（Layout…versus…Schematic verification　） 程序的一个输入文件是由电　
路图产生的元件表、网表和端点列表，另一个输入文件是从版图提取出来的元件表、网表　
和端点列表。通过　LVS　，所有元件的参数，所有网络的节点，元件到节点及节点到元件的　
关系一一扫描并进行比较。输出的结果是将所有不匹配的元件、节点和端点都列在一个文　
件之中，并在电路图和提取的版图中显示出来。
在这部分…
We　will　use　interactive　LVS　to　do　isomorphic　parison　between　the　layout　cellview　and
schematic cellview of inverter。 And use graphic LVS debugger…LDX to find and display the
layout　error。
18。2。1　启动软件
Step　1： cd　WORK…DIR